,,

中國(guó)科學(xué)院微電子研究所EDA總結(jié)中心研究方向

（2024年11月23日更新）

納米芯片的制造設(shè)計(jì)(DFM)技術(shù)：已形成Art-DFMx支持65的工具套件nm-28nm-14nm-7nm可制造性設(shè)計(jì)分析，用于優(yōu)化良率提升和性能提升的版圖，先進(jìn)工藝CMP基于多物理機(jī)理耦合建模，提出了工藝后芯片形狀預(yù)測(cè)；LDE提取有效平坦長(zhǎng)度特征，并行技術(shù)多粒度算法。行業(yè)龍頭企業(yè)應(yīng)用了部分成果。獲得國(guó)家科技重大專項(xiàng)支持。

芯片采購(gòu)網(wǎng)專注于整合國(guó)內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫(kù)存實(shí)時(shí)查詢，行業(yè)價(jià)格合理，采購(gòu)方便IC芯片，國(guó)內(nèi)專業(yè)芯片采購(gòu)平臺(tái)。

極低功耗設(shè)計(jì)：開(kāi)發(fā)多種性能ELAN代理亞閾值極低功耗優(yōu)于公開(kāi)文獻(xiàn)報(bào)道IP以及用于底層低功耗電路優(yōu)化的電路結(jié)構(gòu)-設(shè)備尺寸-布局優(yōu)化工具；開(kāi)發(fā)亞閾值電路特征、統(tǒng)計(jì)延遲建模、統(tǒng)計(jì)時(shí)序分析和時(shí)序優(yōu)化技術(shù)，解決極低功耗電路時(shí)序收斂問(wèn)題。

碳基PDK模擬自動(dòng)化：基于國(guó)內(nèi)領(lǐng)先的碳基工藝設(shè)備平臺(tái)，成功開(kāi)發(fā)了一套完整的碳基工藝設(shè)備模型PDK通過(guò)流片試驗(yàn)驗(yàn)證，實(shí)現(xiàn)了千門級(jí)碳納米管集成電路設(shè)計(jì)和仿真自動(dòng)化。

芯片系統(tǒng)安全架構(gòu)技術(shù)：開(kāi)展芯片安全架構(gòu)關(guān)鍵技術(shù)研究，包括可配置的安全策略引擎、在線威脅檢查、多級(jí)主動(dòng)防御機(jī)制等。通過(guò)核心技術(shù)的突破，提供集成電路芯片和系統(tǒng)的硬件安全架構(gòu)解決方案和檢測(cè)平臺(tái)。

集成電路主被動(dòng)安全防護(hù)技術(shù)：針對(duì)集成電路面臨的硬件安全風(fēng)險(xiǎn)，研究集成電路主被動(dòng)安全防護(hù)技術(shù)，提出機(jī)器學(xué)習(xí)輔助硬件木馬檢測(cè)方法，實(shí)現(xiàn)功耗側(cè)通道攻擊DES/TDES、AES、SM4.主流密碼算法IP核。