国产精品久久精品牛牛影视-国产精品久久精品视-国产精品久久九九-国产精品久久久-国产精品久久久99

近20 近年來(lái)，隨著數(shù)字通信的快速發(fā)展，信號(hào)鏈路中的模數(shù)轉(zhuǎn)換器（ADC）其作用越來(lái)越重要。超高速寬帶ADC 可廣泛應(yīng)用于衛(wèi)星、雷達(dá)、電子戰(zhàn)、數(shù)字示波器、通信等接收機(jī)領(lǐng)域。傳統(tǒng)高速8位ADC 雖然結(jié)構(gòu)轉(zhuǎn)換速度快，但電路規(guī)模隨分辨率而變化n 呈2n 指數(shù)增長(zhǎng)[3，4]，功耗大。折疊/ 插值型結(jié)構(gòu)ADC 并行比較器的數(shù)量可以通過(guò)折疊和插值轉(zhuǎn)換來(lái)大大降低，轉(zhuǎn)換速率相當(dāng)于整個(gè)并行結(jié)構(gòu)。然而，即使采用雙極工藝，折疊結(jié)構(gòu)電路仍然受到設(shè)備失配的影響。幸運(yùn)的是，前端數(shù)字校準(zhǔn)算法可以用來(lái)降低設(shè)備失配對(duì)電路性能的影響。

芯片采購(gòu)網(wǎng)專注于整合國(guó)內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫(kù)存實(shí)時(shí)查詢，行業(yè)價(jià)格合理，采購(gòu)方便IC芯片，國(guó)內(nèi)專業(yè)芯片采購(gòu)平臺(tái)。

折疊/ 插值型ADC 前端數(shù)字校準(zhǔn)算法可以糾正設(shè)備失配，但校準(zhǔn)動(dòng)態(tài)時(shí)鐘抖動(dòng)誤差需要很大的成本。因此，折疊/ 插值型ADC 前端一般采用高速寬帶采樣保持電路（S/H），采樣時(shí)鐘抖動(dòng)的影響可以有效降低。本文提出了一種基于0的基礎(chǔ).18 μm BiCMOS采用簡(jiǎn)單的數(shù)字校準(zhǔn)算法，可以大大降低電路的增益誤差和失衡誤差。電路模擬和實(shí)際測(cè)試表明，在通過(guò)數(shù)字校準(zhǔn)采樣保持電路增益和失衡誤差后，ADC 動(dòng)態(tài)性能可提高10 dB 以上。

1 采樣保持電路設(shè)計(jì)

采樣保持電路采樣率達(dá)到2GSPS，所以S/H 電路采用開(kāi)環(huán)結(jié)構(gòu)。S/H 電路系統(tǒng)由采樣保持等級(jí)（SH）電路和放大和驅(qū)動(dòng)級(jí)（AMP）電路組成。

圖9 Fin=484MHz, Fs=2GSPS下ADC的SFDR

5 結(jié)論

本文提出的基于0.18 μm BiCMOS 工藝設(shè)計(jì)的高速寬帶采樣保持電路，成功應(yīng)用于8 高速折疊/ 插值A(chǔ)DC 中，大大提高ADC 動(dòng)態(tài)性能和輸入帶寬。采樣保持電路開(kāi)環(huán)結(jié)構(gòu)，工作轉(zhuǎn)換Azoteq代理速率超過(guò)2GSPS，利用增益和失衡數(shù)字校準(zhǔn)算法提高電路的靜態(tài)和動(dòng)態(tài)性能。ADC 電路試驗(yàn)結(jié)果優(yōu)異，說(shuō)明設(shè)計(jì)的高速寬帶采樣保持電路滿足要求。

參考文獻(xiàn)：

[1] YU J S, ZHANG R T,ZHANG Z P,et al.A digital calibration technique for an ultra high-speed wide-bandwidth folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology[J]. Journal of Semiconductors,2011,32(1):977.

[2] FLYNN M P,SHEAHAN B.A 400-Msample/s,6-b CMOS Folding and Interpolating ADC[J].IEEE Journal of Solid- State Circuit,1998,33(12):1932.

[3] LEE D, SONG J,SHIN J,et al.Design of a 1.8V 8-bit 500MSPS Folding-Interpolation CMOS A/D Converter with a Folder Averaging Technique[C].18th European Conference on Circuit Theory Design,2007:356.

[4] ALI A M, MORGAN A,DILLON C,et al.A 16 b 250MS/s IF-sampling pipelined A/D converter with background calibration[C].IEEE International Solid-State Circuit Conference Digest of Technical Papers,2010:292.

[5] CHU M, JACOB P,KIM J-W,LeRoy M R,et al.A 40Gs/s Time Interleaved ADC Using SiGe BiCMOS Technology[J]. IEEE Jouurnal of Solid-State Circuit,2010,45(2):380.

(本文來(lái)源《IC2022年5月，代理雜志