,,

Intel 曝光工藝細節高效運算先進FinFET

（2024年11月23日更新）

英特爾最近在美國檀香山舉行的一年VLSI公布國際研討會Intel 技術細節4。相較于Intel 7，Intel 4效率提高20%以上，高效組件庫（library cell）密度是兩倍，兩個關鍵目標是滿足開發中產品的需求，包括PC客戶端的Meteor Lake，并推進先進的技術和工藝模塊。

芯片采購網專注于整合國內外授權IC代理商現貨資源，芯片庫存實時查詢，行業價格合理，采購方便IC芯片，國內專業芯片采購平臺。

英特爾公布Intel 技術細節4。
四年的英特爾之路，Intel 這些效率數據是如何實現的？ Intel 4關鍵尺寸，如鰭間距、接點間距和低層金屬間距（Critical Dimension），繼續向微縮方向前進，同時引入設計技術共同優化，縮小單個組件的尺寸。透過FinFET提高材料和結構的效率，Intel 4單N型半導體或P型半導體的鰭片數量從Intel 7高效組件庫4片降至3片。綜合以上技術Intel 4能大大提高邏輯組件密度，減少路徑延遲和功耗。
Intel 7已導入自對準四重成像技術（Self-Aligned Quad Patterning、SAQP）與主動組件閘極上接點（Contact Over Active Gate、COAG）提高邏輯密度的技術。前者通過單個微影和兩個沉積和蝕刻步驟將晶圓上的微影圖案縮小4倍，沒有多個微影層對準的問題；后者直接將閘極接點設置在閘極上方，而不是傳統的閘極一側，從而提高組件密度。Intel 進一步加入網格布線方案（gridded layout scheme），簡化規律的電路布線，提高效率，提高生產率。
隨著工藝的微縮，晶體管上方的金屬導線Ecliptek代理、接頭也縮小了；導線的電阻與線路直徑成反比，如何保持導線效率是需要克服的障礙。Intel 新的金屬配方稱為強化銅（Enhanced Cu），銅被用作導線和接頭的主體，而不是Intel 7使用的鈷在外層用鈷和鉭覆蓋；該配方具有銅的低電阻特性，減少了自由電子移動時對原子的沖擊，從而使電路失效（electromigration）現象，為Intel 為未來的工藝奠定基礎。
將光罩圖案成像到晶圓上最重要的變化可能是廣泛使用EUV簡化工藝。英特爾不僅用于現有良好解決方案中的最關鍵層EUV，而且在Intel 4在較高的互連層中使用EUV，大大降低光罩數量和工藝步驟。它降低了工藝的復雜性，同時為未來的工藝節點建立了技術領先地位和設備生產能力，英特爾將在這些工藝中得到更廣泛的應用EUV，世界上第一個量產高值孔徑（High-NA）EUV系統。