,,

打破了許多國內(nèi)空白芯華章率先發(fā)布數(shù)字驗證調(diào)試系統(tǒng)

（2024年11月23日更新）

2022年5月11日，EDA(集成電路設(shè)計工具)智能軟件和系統(tǒng)領(lǐng)先企業(yè)新華章正式發(fā)布了基于創(chuàng)新架構(gòu)的數(shù)字驗證調(diào)試系統(tǒng)——昭曉Fusion DebugTM 。基于新華章自主開發(fā)的調(diào)試數(shù)據(jù)庫和開放接口，該系統(tǒng)可以兼容現(xiàn)有的行業(yè)解決方案，提供完善的生態(tài)支持，具有易用性和高性能的特點，可以幫助工程師簡化困難的調(diào)試任務(wù)，有效解決設(shè)計和驗證困難的挑戰(zhàn)。

在新華章研討會暨產(chǎn)品發(fā)布會上，新華章科技軟件研發(fā)總監(jiān)黃世杰詳細介紹了趙曉Fusion DebugTM完整的產(chǎn)品解決方案，并用實際項目演示典型的工具應(yīng)用場景。合肥微電子研究院院長陳俊寧、電子科技大學電子科學與工程學院副教授黃樂天、中興微電子有線系統(tǒng)部長何志強、平頭哥上海半導體技術(shù)IP張?zhí)旆拧⒔椷h科技高級架構(gòu)師鮑敏祺等行業(yè)專家學者也受邀參加了半導體產(chǎn)業(yè)的發(fā)展和驗證EDA技術(shù)趨勢。

在談到前端驗證面臨的挑戰(zhàn)時，綏遠科技高級架構(gòu)師鮑敏祺表示:
一方面，芯片驗證場景越來越復雜，從簡單的功能驗證到整個系統(tǒng)級和場景級驗證；另一方面，面對激烈的市場競爭，芯片集成規(guī)模擴大，研發(fā)周期縮短，驗證的重要性日益突出。

據(jù)了解，典型SoC在芯片研發(fā)項目中，工程師通常需要大約40%的時間進行調(diào)試，這是復雜和耗時的。良好的調(diào)試系統(tǒng)不僅能保證項目的成功，還能有效改進SoC降低芯片設(shè)計成本的芯片設(shè)計和驗證效率。

昭曉作為國內(nèi)首個數(shù)字驗證調(diào)試系統(tǒng)，F(xiàn)usion DebugTM 發(fā)布填補了許多國內(nèi)技術(shù)空白。與國際主流數(shù)字波形格式相比，芯華章的昭曉Fusion DebugTM 采用完全自主研發(fā)的高性能數(shù)字波格式XEDB。借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，波形格式具有高性能、高容量、高波形壓縮比等特點。在實際測試中，它提供的高效編碼和壓縮方案可以帶來比國際主流數(shù)字波形格式超過8倍的壓縮率。與其它商業(yè)波形格式相比，XEDB讀寫速度快到3倍，支持分布式架構(gòu)，可以充分利用多臺機器的物理資源來提高整個系統(tǒng)的性能。測量中的波形寫入速度可以比單機模式快5倍以上，這對復雜的軟硬件協(xié)同驗證和調(diào)試非常重要。

趙曉在提供完整調(diào)試解決方案的同時，F(xiàn)usion DebugTM創(chuàng)新的設(shè)計推理引擎和高性能分析引擎提供動力，支持統(tǒng)一高性能的編譯，快速加載模擬結(jié)果和信號顯示，輕松跟蹤信號連接和根本原因分析。根據(jù)實際項目數(shù)據(jù)，昭曉在模塊化加載完整的設(shè)計和原理圖時Fusion DebugTM 比其他商業(yè)用途更快EDA快到5倍的工具可以滿足大規(guī)模的需求SoC 對設(shè)計調(diào)試的需求大大提高了驗證效率，從而加快了芯片設(shè)計的創(chuàng)新。

芯片采購網(wǎng)專注于整合國內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫存實時查詢，行業(yè)價格合理，采購方便IC芯片，國內(nèi)專業(yè)芯片采購平臺。

Fusion DebugTM GUI界面

除了性能和效率的突破，芯華章昭曉Fusion DebugTM它還為行業(yè)實踐的痛點提供了不同于一般調(diào)試工具的創(chuàng)新解決方案。

平頭哥上海半導體技術(shù)IMegaChips代理P在談到一般調(diào)試工具在應(yīng)用中的挑戰(zhàn)時，驗證和軟硬協(xié)同驗證負責人張?zhí)旆耪f：
在實際應(yīng)用中，每個芯片的產(chǎn)品調(diào)試特性不同，對調(diào)試的細分需求也會非常多樣化。我們希望在國內(nèi)EDA在工具中看到一些開放的接口，便于二次開發(fā)。

新華章科技首席市場戰(zhàn)略官謝仲輝表示：
“昭曉Fusion DebugTM提供豐富、可編程的數(shù)據(jù)接口，使用戶能夠定制不同的調(diào)試場景，并能夠連接芯華章智V驗證平臺，支持用戶現(xiàn)有EDA該工具為用戶帶來更多的客戶集成調(diào)試解決方案，從而提供更包容的生態(tài)支持和用戶體驗。
近年來，芯片設(shè)計的規(guī)模越來越大，摩爾定律逐漸達到極限，芯片驗證的難度也越來越大。在談到下一代設(shè)計驗證工具時，陳俊寧和黃樂天從不同的角度指出，下一代EDA工具需要加強工具之間的集成，更加智能化，進一步充分利用機器學習、云計算等創(chuàng)新技術(shù)，提高芯片驗證和設(shè)計效率。

中興微電子有線系統(tǒng)部長何志強也表示：
“國產(chǎn)EDA公司具有高科技起點和貼近當?shù)厥袌龅膬?yōu)勢，可以根據(jù)客戶的痛點進行開發(fā)，并將經(jīng)驗和解決方案集成到工具中。作為國內(nèi)產(chǎn)品 IC中興是國產(chǎn)企業(yè)EDA我們將全力支持國內(nèi)天然工具用戶EDA的發(fā)展。”

芯華章科技研發(fā)副總裁林揚淳表示：
“昭曉Fusion DebugTM結(jié)合先進的機器學習框架，帶來更高的驗證效率和更智能的操作體驗，致力于解決缺乏創(chuàng)新、數(shù)據(jù)庫碎片化和性能限制等多個挑戰(zhàn)，使芯片設(shè)計更簡單、更高效。