,,

三大廠商的DDR5技術(shù)對(duì)比

（2024年11月23日更新）

我們剛進(jìn)去DDR5內(nèi)存時(shí)代。自去年以來，所有都是主要的 DRAM 如美光、三星和 SK 海力士開始發(fā)布他們的第一款 DDR5 內(nèi)存產(chǎn)品(模塊)。另外，現(xiàn)在對(duì) DDR5 產(chǎn)品需求明顯，必須超過供應(yīng)。DDR5 是 DRAM 新標(biāo)準(zhǔn)旨在滿足計(jì)算、高帶寬和人工智能(AI)、機(jī)器學(xué)習(xí) (ML) 需要數(shù)據(jù)分析。

芯片采購網(wǎng)專注于整合國內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫存實(shí)時(shí)查詢，行業(yè)價(jià)格合理，采購方便IC芯片，國內(nèi)專業(yè)芯片采購平臺(tái)。

在下一篇文章中，讓我們了解一下這項(xiàng)新技術(shù)。

DDR4 通常是數(shù)據(jù)速率 1,600 MHz 到 3200 MHz 而且 DDR5 在數(shù)據(jù)和時(shí)鐘速率方面 DDR4 改進(jìn)，性能翻倍，最高可達(dá)或超過 7,200 兆比特每秒 (Mbps)。DDR5 將工作電壓降低到 1.1V。許多新的和先進(jìn)的功能已經(jīng)被添加和修改，包括預(yù)取 8 個(gè)增加到 16 提高總線效率、新的寫入模式和刷新模式、決策反饋平衡器 (DFE) 和 PDA。還增加了片面ECC，以加強(qiáng)片上RAS，減輕控制器負(fù)擔(dān)。這無疑離未來以數(shù)據(jù)為中心的應(yīng)用程序釋放價(jià)值更近了一步。

第一個(gè) DDR5 產(chǎn)品以 4,800 MT/s（或 5,600 MT/s）市場的速度。與當(dāng)前高性能服務(wù)器中的高端服務(wù)器相比 3,200 MT/s DDR4 DIMM 相比之下，數(shù)據(jù)速率有所提高 33%。作為參考，Everspin 1 Gb pMTJ STT-MRAM 獨(dú)立 DDR4芯片以 1,333 MT/s 具有 15 ns CL 和 135 ns tRCD。最近發(fā)布的 GDDR6 設(shè)備運(yùn)行速度為 16,000 MT/s，LPDDR5 運(yùn)行速度為 6,400 MT/s，HBM2E 運(yùn)行速度為 3,600 MT/s，HBM2E 是 Nvidia 旗艦數(shù)據(jù)中心 GPU 最新版本，即 80 GB 的 A100（圖 1）。

（表一）

三大 DRAM 制造商已經(jīng)開始經(jīng)開始量產(chǎn) 4800 MHz 或 5600 MHz 的 DDR5 組件。我們預(yù)計(jì) DDR5 設(shè)備具有 D1a 或 D1，然而，DDR5 DRAM 芯片和單元/外圍設(shè)計(jì)看起來不成熟，所有第一批 DDR5 芯片采用了一些舊的技術(shù)節(jié)點(diǎn)(設(shè)計(jì)規(guī)則)，如三星 D1y、美光 D1z , 和 SK 海力士 D1y。到目前為止，行業(yè)領(lǐng)先的技術(shù)節(jié)點(diǎn)是 D1a 或 D1。表 1 展示美光、三星和 SK 第一批海力士發(fā)布 DDR5 設(shè)備比較。

第一個(gè)是 TeamGroup ELITE DDR5 UDIMM，配備 16 GB DDR5 設(shè)備，其中 DDR5 MT60B2G8HB-48B:A 芯片由美光（Y32A 芯片制造。我們分析的第二個(gè)是 G.SKILL Trident Z5 DDR5 內(nèi)存 F5-5600U3636C16GX2-TZ5K 與三星 DDR5 K4RAH086VB-BCQK 設(shè)備（K4RAH046VB die）。第三個(gè)來自 SK Hynix，帶有 32 GB HMCG88MEBUA81N DDR5 UDIMM PC5-4800B 模塊（H5CNAG8NM die）。

他們的美光應(yīng)用 M-D1z 三星和 SK 采用海力士 D1y 單元工藝（S-D1y 和 H-D1y）。因此，美Megawin代理光 (66.26 mm 2 ) 的 DDR5 裸片尺寸小于三星 (73.58 mm 2 ) 和 SK Hynix 的 (75.21 mm 2 )。

與三星和 SK 與海力士相比，美光在 DDR5 上單元的尺寸和位密度有了更大的進(jìn)步。事實(shí)上，美光 M-D1z 工藝技術(shù)比三星和 SK 海力士的 D1y 包括更先進(jìn)的工藝 15.9 nm D/R、poly-Si/TiN cell gate 無 W 材料，更小的有源/WL/BL 先進(jìn)的間距 SNLP 工藝和SN以及電容工藝和材料CuMn/Cu金屬工藝。