辰东,重生之毒妃梅果小说,重生之毒妃梅果小说

IBIS建模-第二部分：為什么以及如何創(chuàng)建自己IBIS模型

（2025年3月29日更新）

芯片采購網(wǎng)專注于整合國內(nèi)外授權(quán)IC代理商現(xiàn)貨資源，芯片庫存實(shí)時(shí)查詢，行業(yè)價(jià)格合理，采購方便IC芯片，國內(nèi)專業(yè)芯片采購平臺。

簡介

模擬在構(gòu)建任何系統(tǒng)時(shí)都起著關(guān)鍵作用。它幫助設(shè)計(jì)師預(yù)測問題，然后避免耗時(shí)和昂貴的修改。我們的目標(biāo)總是一次性成功！在模擬高速數(shù)字接口時(shí)，如果設(shè)計(jì)不當(dāng)和簡單PCB接線可能會影響信號質(zhì)量。IBIS模型用于表示設(shè)備的數(shù)字接口。

如IBIS本系列文章的第一部分，IBIS以表格形式列出的電流和電壓是一種行為模型(I-V)以及電壓和時(shí)間(V-T)數(shù)據(jù)描述了設(shè)備數(shù)字接口的電氣特性。IBIS模型應(yīng)盡可能準(zhǔn)確，無分析錯(cuò)誤，以避免以后使用時(shí)出現(xiàn)問題。此外，數(shù)字接口的每個(gè)部件或設(shè)備都應(yīng)提供可用性IBIS模型。當(dāng)客戶需要時(shí)，可以直接從制造商的網(wǎng)頁上下載。但事實(shí)并非總是如此。對于IBIS模型用戶經(jīng)常遇到的問題之一是模型的可用性。當(dāng)他們在設(shè)計(jì)中選擇的部件沒有時(shí)IBIS在模型中，其產(chǎn)品開發(fā)可能會受阻。

IBIS該模型最好由其制造商提供，但用戶也可以創(chuàng)建IBIS模型。本文介紹了如何使用。LTspice，基于SPICE創(chuàng)建最基本的模型IBIS模型。下面用IBIS建模手冊（IBIS 4.介紹0版)中的規(guī)格LTspice模擬設(shè)置。還介紹了如何使用定性和定量質(zhì)量因素來驗(yàn)證IBIS模型。

什么是最基本？IBIS模型？

幫助客戶使用LTspice創(chuàng)建基本的IBIS模型需要先定義基本一詞。基本的IBIS模型不僅取決于I/O模型關(guān)鍵字也取決于需要建模的數(shù)字緩沖器的類型。這意味著需要重新審視IBIS早期版本定義了緩沖模型的最低要求和當(dāng)時(shí)建模的數(shù)字接口類型。事實(shí)證明，單端CMOS可使用緩沖器IBIS建模最簡單的數(shù)字IO一、本文將介紹。

圖1 3態(tài)CMOS緩沖器的IBIS模型

表1 基于Model_type的IBIS總結(jié)模型組件

Model_type

[封裝]

C_comp

[GND_ Clamp]

[Power_ Clamp]

[下拉]

[上拉]

V-T表

[斜坡]

輸入

—

3態(tài)

I/O

圖1顯示3態(tài)CMOS緩沖器IBIS模型結(jié)構(gòu)。如第一部分所述，IBIS模型中的組件或關(guān)鍵字取決于模型類型。表1總結(jié)了基本列表IBIS模型來說，模型組件Model_type決定。

應(yīng)用案例

在本文中，我們將使用假設(shè)ADxxxx器件的LTspice模型來創(chuàng)建IBIS模型。它是一個(gè)單輸入和單輸出數(shù)字緩沖器，可以引腳。因此，獲得IBIS模型將有兩個(gè)輸入（DIN1和EN）、三態(tài)輸出(DOUT1)。

一般來說，生成IBIS模型有五個(gè)基本步驟：

■ 建立預(yù)建模程序。

■ 對從SPICE從模型中提取C_comp、V-I和V-T數(shù)據(jù)進(jìn)行LTspice仿真。

■ 格式化IBIS文件。

■ 使用IBIS分析器測試檢查文件。

■ 比較IBIS模型與SPICE模型在相同加載條件下的模擬結(jié)果。

IBIS模型提供典型數(shù)據(jù)、最小數(shù)據(jù)和最大數(shù)據(jù)。它們通過工作電源的電壓范圍、溫度和工藝來確定[HA1]為了簡潔起見，本文只討論典型條件。

Ibischk Golden Parser該系列可用于檢查IBIS模型是否一致IBIS規(guī)范。ibischk可執(zhí)行文件IBIS.ORG免費(fèi)獲取網(wǎng)頁。本文采用集成。ibischk的第三方IBIS模型編輯軟件。

預(yù)建模程序

在開始模擬之前，用戶應(yīng)下載設(shè)備的數(shù)據(jù)手冊并安裝它SPICE模型和LTspice文件。初步評估零件的數(shù)字接口數(shù)量和類型(如輸入、泄漏、三態(tài)等)。)通過確定零件。

工作電源電壓、工作溫度、集成電路根據(jù)設(shè)備數(shù)據(jù)手冊確定(IC)加載條件包裝類型、設(shè)備引腳排列、數(shù)字輸出順序規(guī)格（RLoad和/或CLoad），以及低電平輸入電壓的數(shù)字輸入(VINL)高電平輸入電壓(VINH)。ADxxx SPICE表2中列出了模型的指標(biāo)參數(shù)。

所有關(guān)于設(shè)備數(shù)字接口的信息通過使用關(guān)鍵字收集到一個(gè)IBIS在文件中。關(guān)鍵字是IBIS如第一部分所述，模型中用括號包括的標(biāo)識符。詳情請參閱本部分。

圖3 [Power_Clamp]和[GND_Clamp]關(guān)鍵字結(jié)構(gòu)概念圖

[GND_Clamp]和[Power_Clamp]以表格形式列出I-V數(shù)據(jù)顯示數(shù)字緩沖器的靜電放電(ESD)設(shè)備行為。[Power_Clamp]表示以VDD為基準(zhǔn)的ESD接地位表示器件的整體行為GND為基準(zhǔn)的ESD裝置的整體行為。

在LTspice中，I-V可使用數(shù)據(jù).DC SPICE測量命令/指令。DOUT用圖4所示的設(shè)置測量1的接地夾位。該設(shè)置采用適當(dāng)?shù)碾娫措妷簩⒃撛O(shè)備配置為高阻模式(見表5)。可以保證ESD設(shè)備與核心電路隔離。VSWEEP是以GND基準(zhǔn)掃描電壓。使VSWEEP確保只顯示基準(zhǔn)電壓接地GND箝位ESD設(shè)備的特點(diǎn)。

根據(jù)IBIS除電壓軌外，規(guī)格應(yīng)掃描(最好是從-VDD到2 × VDD）的I-V本例從數(shù)據(jù)–1.8 V到 3.6 V。通過直接執(zhí)行此操作，掃描VDD外部電壓將打開電源位ESD器件。為了避免這種情況，首先是–1.8 V至 1.8 V范圍內(nèi)掃描VSWEEP，用外推法加3.6 V數(shù)據(jù)點(diǎn)。這種方法適用于所有I-V數(shù)據(jù)集。

另外，請注意一切I-V數(shù)據(jù)集最多只接受100個(gè)數(shù)據(jù)點(diǎn)。若數(shù)據(jù)點(diǎn)超過此數(shù)，則在ibischk在分析器測試中會提示錯(cuò)誤。.DC命令的增量使得到的數(shù)據(jù)點(diǎn)小于或等于99。這是為了容納2 × VDD額外數(shù)據(jù)點(diǎn)的外推。

直流掃描時(shí)，模擬中可能會出現(xiàn)非常大的反向電流。為了解決這個(gè)問題，從近似二極管勢壘電位(-0.7 V)設(shè)置為VDD ( 1.8 V)。然后將數(shù)據(jù)外推到符合要求–VDD至2 × VDD I-V數(shù)據(jù)。另一種方法是使用小電阻Rser與VSWEEP限制極端電流的串聯(lián)。

圖4 ADxxxx DOUT接地鉗位設(shè)置

單擊操作按鈕，LTspice模擬開始運(yùn)行。正在評估DOUT所以目標(biāo)節(jié)點(diǎn)是Ix(U1:DOUT1)。盡管從技術(shù)角度來看I(VSWEEP)也是對的，但是IBIS模型需要Ix(U1:DOUT1)電流極性。這是為了盡量減少I(VSWEEP)進(jìn)一步格式化數(shù)據(jù)，使其適合模型。結(jié)果應(yīng)該。模擬完成后，單擊結(jié)果窗口保存數(shù)據(jù)，然后單擊文件 -> 將數(shù)據(jù)導(dǎo)出為文本。導(dǎo)航至要保存的目錄，單擊受測節(jié)點(diǎn)，然后單擊OK（）。

圖5 接地夾位仿真結(jié)果

圖6 將模擬數(shù)據(jù)導(dǎo)出為文本

[Power_Clamp]因此，掃描電壓類似于接地位置設(shè)置VSWEEP以VDD為基準(zhǔn)。設(shè)置和結(jié)果。

圖7 ADxxxx OUT電源位置設(shè)置及結(jié)果

[下拉]和[上拉]

圖8 I-V關(guān)鍵字結(jié)構(gòu)概念圖

圖8顯示了I-V關(guān)鍵字結(jié)構(gòu)概念圖。[下拉]和[上拉]表示緩沖器中上拉和下拉元素的行為。以圖表的形式表示，它們看起來像MOSFET的I-V特征曲線。在提取[下拉]和[上拉]數(shù)據(jù)時(shí)，了解如何通過設(shè)備的真值表控制從輸出引腳輸出的信號是非常重要的。設(shè)置和提取[下拉]和[上拉]數(shù)據(jù)[GND_Clamp]和[Power_Clamp]類似，即DOUT引腳使能，不處于高阻模式。

提取[下拉]數(shù)據(jù)，DOUT引腳應(yīng)設(shè)置為邏輯0輸出或0 V。因此，必須設(shè)置適當(dāng)?shù)碾娫措妷骸N引腳施加1.8 V等效邏輯高壓，使其能夠DOUT1引腳，對DIN邏輯0或0 V，將DOUT引腳設(shè)置為邏輯0輸出。可通過真值表(表5)確認(rèn)。

圖9 ADxxxx OUT1下拉設(shè)置

圖10 ADxxxx OUT1下拉圖

類似于放大[下拉]數(shù)據(jù)MOSFET的I-V特征曲線，。

圖11 ADxxxx DOUT下拉圖(縮放視圖)

保存下拉數(shù)據(jù)時(shí)，請注意它構(gòu)成[GND_Clamp]以及[下拉]的總電流。圖12可以更好地說明這一點(diǎn)。需要刪除[GND_Clamp]只需從[下拉]保存數(shù)據(jù)中逐步減去組件。為簡化此操作，[GND_Clamp]電壓增量、開始電壓和結(jié)束電壓必須與[下拉]直流分析相同。

圖12 下拉保存數(shù)據(jù)的實(shí)際電流

獲取上拉數(shù)據(jù)的設(shè)置。提供適當(dāng)?shù)碾娫措妷篋OUT1設(shè)置為邏輯1 (1.8 V)。這將確保激活/打開上拉元件。VSWEEP也在–1.8 V至 1.8 V范掃描周圍，以及VDD以這種方式連接為基準(zhǔn)。VSWEEP，可以防止用戶格式化數(shù)據(jù)符合要求IBIS規(guī)范。

圖13 ADxxxx DOUT上拉設(shè)置及結(jié)果

像[下拉]一樣，保存的[上拉]數(shù)據(jù)來自[Power_ Clamp]以及[上拉]總電流的結(jié)果。因此，用戶需要逐步從保存的[上拉]數(shù)據(jù)中刪除數(shù)據(jù)[Power_Clamp]如果它們的直流掃描參數(shù)相同，組件很容易完成。提醒大家，對于所有的組件，I-V使用相同的直流掃描參數(shù)進(jìn)行數(shù)據(jù)測量。

圖14 保存的[上拉]數(shù)據(jù)的實(shí)際電流

[C_comp]

[C_comp]關(guān)鍵字代表緩沖器的電容器，其最小、典型和最大角值不同。它是晶體管和裸片的電容器，不同于包裝電容器。可以通過兩種方式提取[C_comp]。當(dāng)引腳由交流電壓供電時(shí)，方程1中的公式或方程2中的公式可以用來計(jì)算。

其中：

PLX代理■ ImIac：被測電流的虛值

■ F：交流電源的頻率

■ VAC：交流電源的范圍

使用LTspice進(jìn)行C_Comp提取

，緩沖電容器電容可以通過提供交流電壓和頻率掃描來提取。由于提供了交流電壓，因此需要測量電流的實(shí)際和虛擬部分。當(dāng)使用交流電壓供電時(shí)，必須反轉(zhuǎn)電流的極性來測量緩沖器的輸入電流值。測量輸出緩沖器電容時(shí)，圖15所示的唯一變化是將交流電源連接到輸出引腳。

圖15 ADxxxx C_comp提取設(shè)置

交流電壓的振幅值可以是任意值，但通常設(shè)置為1 V。它將按照SPICE頻率掃描指令。使用.AC當(dāng)命令繪制波形時(shí)，默認(rèn)設(shè)置為以波特模式顯示，單位為dB。電流值必須設(shè)置為笛卡爾模式，以便緩沖器電容公式可以直接處理。要檢查緩沖器的電容波形，用戶必須先右鍵單擊波形窗口，然后單擊添加布線，然后選擇測量的引腳。兩條線將顯示在波形圖窗口。

實(shí)線表示被測電流的實(shí)部，虛線表示被測電流的虛部。