意法半導體(ST)和GlobalFoundries (GF)在法國簽署了一份諒解備忘錄，解備忘錄剛剛簽署Crolles現有晶圓廠旁邊新建300mm半導體晶圓廠。新工廠將支持各種半導體技術和工藝節點，包括FD-SOI。ST和GF預計晶圓廠將于2024年開始生產芯片，到2026年，每年生產62萬片300毫米晶圓。
芯片采購網專注于整合國內外授權IC代理商現貨資源，芯片庫存實時查詢，行業價格合理，采購方便IC芯片，國內專業芯片采購平臺。
法國東南部Crolles，離意大利邊境不遠，長期以來一直是FD-SOI溫床的發展。從很多方面來看，FD-SOI技術含量低的方法可以實現FinFETs和GAA fet芯片上晶體管與晶體管之間的參數變化較小，包括速度更高、功耗更低、導電溝完全耗盡(不摻雜)。片內參數變化較少意味著片內參數變化較少ic設計師可以通過降低所需的工作電壓來降低所需的設計量(包括電源電壓和時間序列)，從而提高芯片速度和功耗。
早在1999年，加州大學柏克萊分校的胡正明博士柏克萊分校的基礎DARPA合同開發FinFETs。DARPA這份合同被取消了，因為很明顯，平面場效應晶體管在運行半個世紀后最終會耗盡氣體，因為它的尺寸越來越小。DARPA尋找替代方案。
小型平面FET短溝泄漏的存在，導致短溝泄漏FET不能完全關閉。FinFET相對于平面FET的優勢在于fin FET架構在FET柵極建在溝的四個邊緣的三個邊緣。這種布局允許來自柵極的電場更深透FET在傳導溝中，這減少了短溝泄漏，并允許更好地控制通過溝的電流。
隨著平面FET縮小尺寸，增加短溝泄漏，增加功耗和散熱挑戰，迫使半導體制造商采用FinFETs。早在2011年，英特爾就是第一個finfet商業半導體公司用于其22納米工藝節點，比finfet第一次開發晚了十多年。FinFETs目前幾乎常用于20nm工藝節點或更新工藝節點制造的芯片。
然而，FinFETs現在沒有氣體了。驅動FinFET晶體管柵極的三側不再能夠實現所需的速度和低泄漏電流。我們現在必須開車FET為了獲得性能好的晶體管，柵極的所有四個側面。進入GAAFETs，已在三星3納米工藝節點晶圓廠生產。英特爾和TSMC它也將分別是20英特爾A和N砷化鎵場效應晶體管用于22納米節點。三星將其GAAFETs稱為多橋溝道fet”(MBC fet)；英特爾稱之為帶狀場效應晶體管；TSMC稱為納米片狀砷化鎵場效應晶體管。
像FinFETs一樣，GAAFETs是3D結構。GAAFET傳導通道不是由鰭組成的，而是由未混合的硅納米線、納米線或納米帶組成的。這些納米線、納米線或納米帶很薄，基本上是2D結構采用原子層沉積(ALD)由先進的工藝技術制成。這些納米級導電溝完全GAAFET格柵極結構封裝。
FD-SOI FET超薄導電溝不會與硅制成平面FET相同的泄漏效果。圖片來源：意大利半導體。
FD-SOI fet本質上是2D通過在薄生長的二氧化硅絕緣層上結合或施用非常薄、非常均勻的硅層來傳導溝道。FD-SOI FET如果導電溝足夠薄，導電溝頂部晶體管柵極的電場將完全穿透溝，因此不需要像GAAFETs所有四側圍溝的柵極結構。
除了FD-SOI襯底之外，FD-SOI fet以類似的方式制造，并使用制造平面fet設備相同。GAA結構更復雜，需要昂貴的使用EUV光刻技術制造所需的小結構。像FinFETs和GAA fet一樣，FD-SOI fet沒有短溝泄漏問題，它們不像GAA fet那樣需要EUV光刻。所以，你可以稱之為FD-SOI晶體管是幾乎全柵場效應晶體管(GAAAFETs)。你可能會，但沒有人會。
一個有趣的巧合是，由胡正明博士領導的同一加州大學伯克利分校團隊在1999年表示DARPA合同開發了FinFET，同時根據同一DARPA合同開發非常相似FD-SOI FET結構的東西。胡把這第二種FET結構稱為UTBSOI(硅在超薄絕緣體上)。
與平面MOSFETs相比，FinFETs、GAAFETs和UTBSOI FETs有很多優點：
更好的信號擺幅
對柵極長度和漏極電壓不敏感
由于摻雜劑沒有隨機波動，因此沒有隨機波動FinFETs鰭片、GAAFETs納米結構中的導電溝和UTBSOI/FD-SOI fet薄導電溝完全耗盡——它們不混合
導通電流高，泄漏低
更低的Vdd而且泄漏更低，所以功耗更低
在FinFETs或GAAFETs和ut bsoi/FD-SOI fet至少有兩個重要的區別。首先，在FD-SOI FET通過晶圓上薄絕緣層下的體硅襯底，在溝下添加反向偏置相對容易。允許您調整反向偏置FET閾值電壓，調節性能和功耗。如果你決定變得非常奇怪，你可以使用每個晶體管下的硅作為第二個柵極來調整芯片上的單個場效應晶體管。向FinFETs或GAAFETs添加反向偏置并不容易。第二，相對于FinFETs或GAAFETs，FD-SOI晶體管不會更小，所以晶體管密度不會相同。不需要貴EUV光刻術的另一面。
FD-SOI與傳統的平面處理相比，平面處理仍然比傳統的平面處理更好IC昂貴的處理，因為它需要特殊的處理FD-SOI晶片。它只是沒有做小的FinFETs和GAAFETs所需的EUV光刻和其他3D昂貴的處理技術。傳統的IC制造使用比FD-SOI晶片要便宜得多。FD-SOI晶片的主要供應商位于Bernin的Soitec，它位于格勒諾布爾北部的Crolles fab complex的街道上。
巧合的是，Soitec、GF和ST以及CEA今年早些時候，法國替代能源和原子能委員會宣布了合作協議FD-SOI下一代行業路線圖。在公告中，CEA主席Fran? ois Jacq表示:“CEA與意法半導體，Soitec和GlobalFoundries有著……長期的R&D由歐盟委員會和成員國領導的深度合作歷史和積極參與FD-SOI建立完整的生態系統，生態系統包括材料供應商、設計公司EDA工具提供商、無晶圓廠公司和最終用戶。這些都是構成FD-SOI平臺元素
7月份的ST/GF FD-SOI備忘錄公告還說：備忘錄公告還說：ST和GF法國政府將對新設施給予重大財政支持。該工廠將為歐洲芯片法案的目標做出巨大貢獻，包括歐洲到2030年實現全球半導體產量20%的目標。這一聲明是歐洲對美國政府的猛烈打擊，美國政府似乎拖累了自己的芯片法案，使英特爾和TSMC等公司很煩。然而，美國參眾兩院上周終于通過了這項法案，預計美國總統喬·拜登本周將簽署法案，使其成為法律。
法國似乎在大力發展FD-SOI，假如你不打算去做ASML購買1.5億美元EUV踏步機或下一代3億美元NA”EUV踏步機，這是一個很好的策略。FD-SOI將FinFET和GAAFET許多優點給了一個更便宜的工藝節點。GF已提供兩種FD-SOI工藝節點或平臺稱為RF SOI和22納米FDX22。今年5月，GF發布了一個名字GF Connex的RF元平臺整合了公司RF SOI、FDX、SiGe和FinFET為了滿足智能移動、物聯網設備和通信基礎設施設備的各種通信需求，半導體平臺的元素。
就其本身而言，ST目前提供28納米FD-SOI工藝/平臺。28納米節點是目前最具成本效益的工藝節點，因此使用該節點具有很大的經濟效益。然而，技術不可避免地在前進，Crolles聯合聲明提到18納米ST工藝技術。這似乎與ST技術、制造、質量和供應鏈總裁Orio Bellezza在今年5月關于技術與制造的意大利半導體資本市場日討論了嵌入式AVX代理入式PCM18納米FD-SOI工藝技術相同。
ST、GF和CEA聯合聲明得到鞏固FD-SOI作為未來幾十年的特定應用GAAFETs可行替代品的地位，包括汽車、物聯網和移動市場的應用。對于這些應用，重要的不是晶體管的數量；這就是晶體管能做什么
